[미래기술25]"3나노 반도체, 끝 아니다…초격차 계속 이어나가야"

최영지 기자I 2022.08.09 04:00:00

[미래기술25-극초미세공정]③
최리노 인하대 신소재공학과 교수 인터뷰
"시장의 극초미세공정 요구 계속 있을 것"
"VT 펫 공정, 미래기술 중 하나..후공정도 키 테크놀로지"

[이데일리 최영지 기자]“특정 공정을 칭하는 3나노 공정 자체에 큰 의미가 있다고 볼 수는 없습니다. 미래기술 개발을 거듭해야 합니다.”

최리노 인하대 신소재공학과 교수. (사진=인하대)
최리노 인하대 신소재공학과 교수는 최근 극초미세공정으로 언급되고 있는 3나노 공정에 대해 이같이 분석했습니다. 그는 “(3나노 공정의) 여러 미세화 기술이 기존 공정에 적용된 기술과 다르긴 하다”면서도 “경쟁사보다 일찍 도입한 것이라 어떤 부분이 좋다고 판단하는 것은 아직 이른 부분”이라고 부연했습니다. TSMC 등이 올해 하반기에 제품 양산을 계획 중인 3나노 공정에 GAA 구조를 아직 도입하지 않은 상태이기에 삼성전자가 가장 먼저 도입한 GAA 구조를 비교할 수 있는 대상이 없다는 것입니다. 이어 “GAA 구조를 먼저 쓰는 게 좋은 판단일지 기존 핀펫 구조를 유지하는 게 좋을지는 지켜봐야 할 것”이라며 현실적인 해석을 내놨습니다.

삼성전자가 세계 최초로 새로운 공정을 도입한 것에 대해 “선진기술을 도입한다는 건 리스크를 먼저 가져가겠다는 것이고, 이후 수율 개선 등으로 안정화될 것”이라며 “한번 공정을 통해 제품을 양산하면 2~3세대는 계속가기 때문에 어짜피 바꿀 것이라면 먼저 바꾸는 것도 방법일 수 있다”고 했습니다.


이어 3나노 공정 양산이 처음인 만큼 팹리스 고객사에 계획대로 정확한 물량을 공급할 수 있는지에 대한 의구심을 해소하는 게 급선무라고 조언했습니다. 또 “새로운 고객사를 얼마나 많이 확보하느냐보다 수율을 얼마나 끌어올릴 수 있는지 보여주는 것이 시장에 해답을 주는 방법”이라고 했습니다.

그는 3나노 공정 이후의 미래기술에 대해서도 끊임없이 개발해야 한다고 강조했습니다. 최 교수는 “핀펫에서 GAA로 가는 상황이며 그 이후에 어떤 방향으로 발전시킬 수 있을지 고민해야 한다”면서 “미래기술로 VT FET(펫) 구조를 꼽을 수 있다”고 했습니다. 이 기술은 삼성전자와 미국 IBM이 지난해 공개한 것입니다.

VT 펫 공정은 칩 표면에 트랜지스터를 수직으로 쌓아 아래위로 전류를 흐르게 하는 방식으로, 기존 핀펫 공정 칩 대비 2배 성능을 내거나 전력 사용량을 85% 절감하기 위한 공정으로 설계됐습니다. 기존의 반도체 칩은 수평으로 전류가 흐르도록 설계됐지만 수직으로 전류가 흐르게 한다면 전류 낭비를 줄이고 더 많은 전류를 흐르게 할 것으로 기대됩니다.

최 교수는 이어 “어떤 형태로든 하이 퍼포먼스의 요구가 있을 것이고 그렇게 반도체 시장이 성장해왔다”면서도 “스케일링(미세공정)이 점점 어려워지는 것은 새로운 상황인 만큼 이종집적과 같은 패키징(후공정) 기술을 발전시키는 것도 방법”이라고 했습니다. TSMC는 현재 차세대 패키징 기술인 ‘칩 온 웨이퍼 온 서브스트레이트(Chip on Wafer on Substrate, CoWoS)’라는 기술을 업그레이드하는 데 주력하고 있습니다. 이 기술은 데이터 처리를 담당하는 프로세서와 고대역폭 메모리 등 여러 칩을 동일한 기판 위에 패키징하는 기술입니다. TSMC는 해당 기술을 2012년에 처음 선보인 이후 지속해서 업그레이드하고 있습니다. 대표적인 예로 TSMC는 차세대 패키징 기술인 ‘칩 온 웨이퍼 온 서브스트레이트’(CoWoS) 공정으로 애플 M1 울트라 프로세서를 만들어냈습니다. 최 교수는 “시스템반도체와 메모리반도체를 각각 만드는 것에서 시스템반도체와 메모리반도체를 합치고 서로 다른 칩들의 연계를 최대한 효율적으로 만들어서 성능을 끌어올리는 이종집적 기술이 나오고 있다”며 “후공정이 키(Key) 테크놀로지가 될 수 있다”고 덧붙였습니다.

주요 뉴스

ⓒ종합 경제정보 미디어 이데일리 - 상업적 무단전재 & 재배포 금지

영상 뉴스

더보기

오늘의 포토

더보기

오늘의 운세