|
장 부사장은 세계 최초로 최단 기간 내 10나노미터(nm)급 6세대 1c 미세공정 기술을 적용한 16Gb(기가비트) DDR5 D램을 개발해 국내 반도체 산업 경쟁력을 높인 공로를 인정받았다. 1c 공정 기술은 메모리 성능을 높이고 전력 소비를 줄이는 첨단 선행 기술로 HPC(고성능 컴퓨팅) 및 AI 성장의 필수 기술이라고 평가받는다. 장 부사장은 ‘1c D램 개발 TF’에서 소자 총괄 리더로 참여했다.
장 부사장은 20년간 메모리 선행 기술 및 소자 연구에 매진한 전문가로 44나노부터 10나노까지 10세대에 걸쳐 핵심 기술 개발에 참여했다.
특히 기존 소자의 미세화 한계를 극복하기 위해 말 안장(Saddle) 모양의 핀펫(FinFET)인 새들-핀(Saddle-Fin) 구조를 개발하고 D램 셀(Cell) 트랜지스터에 성공적으로 적용해 44나노 D램을 세계 최초로 양산하는 데 기여했다. 이 기술은 훗날 모든 D램 제조사로 확산되며 업계 표준으로 자리 잡았다.
또 “앞으로 마주할 수많은 어려움 속에서도 자신감을 잃지 말고 힘을 합친다면 반드시 값진 성과로 돌아올 것으로 믿는다”며 “원팀과 실패 공유의 문화를 지속해서 실천하는 것이 중요하다”고 강조했다. 아울러 미세공정 혁신에 더욱 속도를 내겠다는 포부도 밝혔다.
장 부사장은 “데이터 저장을 담당하는 캐패시터의 면적을 확보하기 위해 고유전율 소재 및 새로운 구조의 캐패시터 개발에 주력하고 있고 셀 트랜지스터의 누설 전류를 최소화하고자 구조 혁신에도 힘쓰는 중”이라며 “지금의 성공을 차세대 기술 개발로 이어갈 것”이라고 말했다.